Ejercicios de laboratorio

En las siguientes secciones se documenta el desarrollo práctico y la validación experimental de los circuitos digitales del proyecto. Se mantienen las interrogantes planteadas en el enunciado como guía analítica, complementadas con las respuestas técnicas derivadas del análisis teórico y la experimentación.

1. Contadores sincrónicos integrados (74LS163)

Se implementó la conexión en cascada de dos contadores sincrónicos de 4 bits (74LS163 / 74HC163). La señal de reloj se suministró desde la FPGA, empleando un osciloscopio de almacenamiento digital y un analizador lógico para la captura y verificación de las formas de onda.

a. ¿Qué hace la salida RCO en un 74LS163?

La salida **RCO** (*Ripple Carry Output*) actúa como un indicador de fin de cuenta (*Terminal Count*). Su función principal es señalizar cuando el dispositivo alcanza su valor máximo en la secuencia binaria (estado 1111 binario, equivalente a 15 en decimal). Operativamente, funciona como una señal de acarreo síncrono que facilita la expansión en cascada de múltiples contadores. El pin permanece en un nivel lógico bajo ($LOW \approx 0$ V) durante todo el ciclo de conteo y transita a un nivel alto ($HIGH \approx 5$ V) únicamente cuando el contador llega al estado 1111 y la entrada de habilitación **ENT** se encuentra en nivel alto (1).

b. ¿Por qué RCO y T están conectadas entre los dos contadores y cómo opera esta configuración?


Esta interconexión permite configurar los dispositivos en **cascada síncrona** para ampliar la capacidad de conteo de 4 bits a 8 bits (0 a 255). El primer contador (etapa de menor peso) incrementa su estado en cada flanco activo del reloj. El segundo contador permanece inactivo hasta que el primer contador alcanza su cuenta máxima (1111), momento en el cual la salida RCO del primer dispositivo se activa y propaga un nivel alto hacia la entrada **ENT** del segundo contador. En el siguiente flanco de reloj, el segundo contador incrementa su valor en una unidad, mientras que el primer contador reinicia su ciclo en cero, logrando una operación coordinada y continua.


c. ¿Cuál es la diferencia entre las entradas T y P del 74LS163?

*(Nota: En la hoja de datos comercial, estas señales se denominan **ENT** y **ENP**, respectivamente).*

- **ENP (*Enable Parallel*):** Funciona exclusivamente como una habilitación de conteo independiente. Si se encuentra en nivel bajo, inhibe el incremento del contador sin afectar la lógica de acarreo.
- **ENT (*Enable Trickle/Transport*):** Además de habilitar el conteo junto con ENP, participa directamente en la generación de la señal de acarreo **RCO**.


Para la expansión en cascada, es una práctica estándar mantener ENP conectado a un nivel alto permanente (V_{CC}) y conectar la salida RCO del estágio previo a la entrada ENT del siguiente, asegurando que el dispositivo sucesor solo avance cuando el predecesor complete su ciclo completo.





d. ¿Cuál es el tiempo de propagación tras el flanco positivo del reloj para la transición de un flip-flop? ¿Influye la selección del bit de salida?

En la familia lógica del 74LS163, el tiempo de propagación (t_{pd} desde el flanco de reloj hasta la transición en las salidas Q) se encuentra en el orden de los **nanosegundos**, variando según la tensión de alimentación y la carga capacitiva de salida.





Para su medición experimental, se requiere disparar el osciloscopio en el flanco de subida de la señal de reloj y medir el intervalo temporal respecto a la transición de la salida elegida. **Sí importa el bit seleccionado:** el bit menos significativo (Q_A) conmuta en cada flanco de reloj (frecuencia máxima), mientras que los bits de mayor peso (Q_B, Q_C, Q_D) conmutan a frecuencias submúltiplas. Por ende, Q_A es el candidato óptimo para medir el tiempo de propagación fundamental del dispositivo debido a la alta tasa de ocurrencia de sus flancos.

e. Análisis de transitorios y fallas (*glitches*) en la salida RCO

Mediante la visualización en modo analógico y el uso de la función de captura de picos (*Peak Detect* / *Glitch Capture* del osciloscopio Keysight DSOX2002A), se identificaron transitorios y sobreimpulsos (*ringing*) en los flancos de conmutación, atribuibles a los retardos de propagación acumulados en los flip-flops internos y las compuertas de decodificación.

Los *glitches* o pulsos espurios en la señal **RCO** ocurren típicamente durante las transiciones donde múltiples bits cambian de estado de forma simultánea (específicamente en el desbordamiento de 1111 a 0000). Debido a la asimetría en los tiempos de retardo de las compuertas internas, la decodificación del estado final produce un pulso transitorio brevísimo no deseado. Su captura requiere el modo de adquisición de picos o un analizador lógico con muestreo de alta velocidad, ya que estos pulsos poseen un ancho de banda muy estrecho y no siempre se manifiestan con amplitud completa.






2. Construcción de contadores con compuertas discretas e integradas

Se implementó un contador binario de 4 bits bajo dos arquitecturas distintas: **asincrónica (ripple)** utilizando flip-flops tipo D configurados ($74HC74$) y **sincrónica** utilizando bloques aritméticos y de registro ($74HC283$ y lógica combinacional). El comportamiento dinámico se evaluó mediante un analizador lógico.

a. Diferencias observadas en las salidas mediante analizador lógico

- **Contador Asíncrono:** Las salidas presentan un desfase temporal evidente (*skew*). Dado que cada etapa utiliza la salida del flip-flop anterior como su señal de reloj, los cambios se propagan en cascada con un retardo acumulativo apreciable entre el bit menos significativo y el más significativo.
- **Contador Síncrono:** Todos los flip-flops comparten la misma señal de reloj global. Aunque existen retardos de propagación individuales propios de la tecnología, las transiciones ocurren de manera coordinada en el mismo flanco de reloj, reduciendo drásticamente el desfase temporal y asegurando que la secuencia de estados se actualice de forma síncrona.




b. Limitaciones y problemas de la configuración asincrónica

El principal inconveniente de la topología asincrónica es el **retardo de propagación acumulado**. Al pasar por estados con alta tasa de cambio (por ejemplo, de la

transición de 0111 a 1000, donde todos los bits conmutan), los retardos escalonados generan estados transitorios espurios en las salidas.

Si estas salidas se emplean para gobernar lógica de control o decodificación de direcciones, dichos estados transitorios pueden interpretarse erróneamente, generando *glitches* que comprometen la integridad del sistema. Asimismo, el retardo total limita la frecuencia máxima de operación (f_{max}), ya que el periodo del reloj debe ser mayor que la suma de los retardos de propagación de todos los flip-flops en cadena.



3. Cerrojos (*Latches*) SR y D (Tecnología CMOS 74HC00)


Se implementó un cerrojo SR con compuertas NAND $74HC00$ sincronizado por una señal de habilitación (reloj) proveniente de la FPGA, verificando su tabla de verdad y su posterior evolución a un cerrojo tipo D.


a. Funcionamiento del cerrojo SR sincronizado y su utilidad


El circuito opera como una celda de memoria elemental de 1 bit. Las entradas de control S (*Set*) y R (*Reset*) solo pueden modificar el estado interno cuando la señal de habilitación de reloj (CLK) se encuentra en nivel alto ($HIGH$).

- Con $CLK = 1$, un pulso en S fija la salida $Q = 1$; un pulso en R fija $Q = 0$.
- Si $S = 0$ y $R = 0$, el circuito preserva (*latch*) el último estado almacenado.
- Cuando $CLK = 0$, el circuito entra en estado de aislamiento (*hold*), ignorando cualquier variación en S y R.

Su utilidad principal radica en el almacenamiento temporal de datos y en la retención de banderas de estado en máquinas de estados secuenciales. Físicamente, el empleo de una señal de control de reloj lo diferencia de los cerrojos asincrónicos básicos de compuertas cruzadas.







b. Análisis de la condición prohibida ($S = 1, R = 1$)

Si ambas entradas S y R se activan simultáneamente mientras $CLK = 1$, el circuito entra en un **estado prohibido** o no determinista. Ambas salidas (Q y $\overline{Q}$) tienden a


forzarse al mismo nivel lógico (0), violando la condición fundamental de complementariedad ($\overline{Q} = Q'$).

Al remover la condición y llevar S y R a cero de manera simultánea, el estado futuro del circuito se vuelve impredecible (*metastabilidad*), dependiendo de cuál compuerta gane la carrera de propagación. Por esta razón, esta combinación debe evitarse estrictamente mediante diseño lógico externo.


c. Transformación de cerrojo SR a cerrojo D

Para eliminar la condición prohibida y simplificar la interfaz de control, se añade un inversor que garantice que S y R reciban siempre estados complementarios ($S = D$ y $R = \overline{D}$).

De este modo, cuando el reloj está activo ($CLK = 1$), la salida Q sigue de manera transparente el valor de la entrada D (*modo transparente*). Cuando el reloj pasa a nivel bajo ($CLK = 0$), el circuito memoriza y bloquea el último valor presente en D justo antes del flanco de bajada (*modo retención*). Esto se verificó experimentalmente observando que las salidas reflejan fielmente el flujo de D solo bajo la ventana de habilitación del reloj.




DSO-X 2002A, MY51453012: Fri Oct 23 04:34:50 2026



DSO-X 2002A, MY51453012: Fri Oct 23 05:02:08 2026




DSO-X 2002A, MY51453012: Fri Oct 23 04:40:39 2026
1 620mV/ 2
0.0s
20.00µs/
Auto
1 1.57V
D7
D6
D5
D4
D3
D2
D1
D0
T
1
Agilent
Adquisición
Normal
2.00GSa/s
Canales
DC 10.0:1
DC 1.00:1
Mediciones
Pic-Pic(1):
2.39V
Freq(1):
Sin flancos
Menú 1 Canal
Acoplamiento
CC
Lím. BW
Buena
Inverso
Sonda